24小時(shí)聯(lián)系電話(huà):18217114652、13661815404
中文
- 您當(dāng)前的位置：
- 首頁(yè)>
- 電子資訊>
- 技術(shù)專(zhuān)題>
- 放大器PCB接線(xiàn)技巧
技術(shù)專(zhuān)題
放大器PCB接線(xiàn)技巧
在電路設(shè)計(jì)過(guò)程中，應(yīng)用工程師往往會(huì)忽略印刷電路板 (PCB)的布局 。一個(gè)常見(jiàn)的問(wèn)題是電路原理圖是正確的，但它不起作用，或者只能在低性能下運(yùn)行。我將向您展示如何正確布置運(yùn)算放大器的電路板以確保其功能、性能和穩(wěn)健性。
最近，我與一名實(shí)習(xí)生一起研究了增益為2V/V、負(fù)載為10kΩ、電源電壓為+/-15V的同相配置OPA191運(yùn)算放大器。圖1顯示了設(shè)計(jì)的原理圖。
圖1：具有同相配置的OPA191原理圖OPA191原理圖
我讓實(shí)習(xí)生為設(shè)計(jì)做布板，同時(shí)給了他關(guān)于PCB布局的一般指導(dǎo)（例如：盡量減少電路板的走線(xiàn)路徑，盡量保持元件排列緊密，以減少電路板占用空間） ）空間），然后讓他自己設(shè)計(jì)。設(shè)計(jì)過(guò)程有多難？其實(shí)就是幾個(gè)電阻電容而已，不是嗎？圖2顯示了他最初嘗試設(shè)計(jì)的布局。紅線(xiàn)是到板子頂部的路徑，藍(lán)線(xiàn)是底部路徑。
圖 2：第一次布局嘗試
看到他的第一次布局嘗試，我意識(shí)到電路板布局并不像我想象的那么直觀(guān)；我至少應(yīng)該給他做一些更詳細(xì)的指導(dǎo)。他在設(shè)計(jì)上完全遵循了我的建議：縮短布線(xiàn)路徑并將零件緊密地放在一起。但是，為了降低電路板的寄生阻抗并優(yōu)化其性能，這種布局仍有很大的改進(jìn)空間。
下一步是改進(jìn)布局。我們所做的第一個(gè)改進(jìn)是將電阻器R1和R2移到OPA191的反相引腳（引腳 2）；這有助于減少反相引腳的雜散電容。運(yùn)算放大器的反相引腳是一個(gè)高阻抗節(jié)點(diǎn)，因此具有高靈敏度。較長(zhǎng)的走線(xiàn)路徑可用作將高頻噪聲耦合到信號(hào)鏈中的導(dǎo)線(xiàn)。反相引腳上的PCB電容會(huì)導(dǎo)致穩(wěn)定性問(wèn)題。因此，反相引腳上的觸點(diǎn)應(yīng)盡可能小。
將R1和R2移至引腳2允許負(fù)載電阻器R3旋轉(zhuǎn)180度，從而使去耦電容器C1更靠近 OPA191的正電源引腳（引腳 7）。去耦電容盡可能靠近電源引腳非常重要。如果去耦電容和電源引腳之間的走線(xiàn)路徑很長(zhǎng)，電源引腳的電感會(huì)增加，從而降低性能。
圖 3：改進(jìn)布局各部分的位置
將零件移動(dòng)到新位置后，您仍然可以進(jìn)行一些其他改進(jìn)。您可以加寬走線(xiàn)路徑以降低電感，這相當(dāng)于走線(xiàn)路徑所連接的焊盤(pán)的尺寸。還可以對(duì)電路板的頂部和底部接地層進(jìn)行灌注，從而為返回電流創(chuàng)建可靠的低阻抗路徑。圖4顯示了我們的最終布局。
圖4：最終布局
下次布局印刷電路板時(shí)，建議您遵循以下布局約定：
1. 盡量減少反相引腳的連接。
2. 將去耦電容盡可能靠近電源引腳放置。
3. 如果使用多個(gè)去耦電容，請(qǐng)將最小的去耦電容放置在最靠近電源引腳的位置。
4. 不要在去耦電容和電源引腳之間放置過(guò)孔。
5. 盡可能擴(kuò)展路由路徑。
在上文中，我們談到了儀表放大器（運(yùn)放）PCB 的正確布局方式，并提供了一系列良好的布局實(shí)踐以供參考。接下來(lái)，我們將探討布置儀表放大器 (INA) 時(shí)的常見(jiàn)錯(cuò)誤，然后展示如何正確布置INA PCB。
INA 用于需要放大差分電壓的應(yīng)用，例如在高端電流檢測(cè)應(yīng)用中測(cè)量分流電阻器兩端的電壓。圖5顯示了典型的單電源高側(cè)電流檢測(cè)電路的原理圖。
圖5：高端電流檢測(cè)原理圖
圖5通過(guò)RSHUNT測(cè)量差分電壓，R1、R2、C1、C2和C3用于提供共模和差模濾波，R3和C4為U1 INA提供輸出濾波，U2用于緩沖INA參考引腳. R4和C5用于形成一個(gè)低通濾波器，大限度地減少由運(yùn)算放大器引入到INA參考引腳的噪聲。
雖然圖5中的原理圖布局看起來(lái)很直觀(guān)，但在PCB布局中很容易出錯(cuò)，導(dǎo)致電路性能降低。圖6顯示了工作人員在檢查 INA 布局時(shí)常見(jiàn)的三個(gè)錯(cuò)誤。
圖 6：INA通用PCB布局
從上圖可以看出，第一個(gè)誤差是通過(guò)電阻測(cè)量差分電壓Rshunt?？梢钥闯鯮shunt to R2線(xiàn)較短，因此其電阻小于Rshunt to R1線(xiàn)電阻。線(xiàn)路阻抗的這種差異可能會(huì)將輸入偏置電流引入 INA，從而在U1輸入側(cè)產(chǎn)生差分電壓。由于INA的任務(wù)是放大差分電壓，輸入側(cè)的不平衡線(xiàn)路可能會(huì)導(dǎo)致錯(cuò)誤。因此，需要保證INA輸入線(xiàn)是平衡的，并且盡可能短。
第二個(gè)誤差與INA增益設(shè)置電阻Rgain有關(guān)。U1引腳到Rgain焊盤(pán)的長(zhǎng)度比實(shí)際需要的長(zhǎng)度要長(zhǎng)，因此會(huì)產(chǎn)生額外的電阻和電容。由于增益取決于INA增益設(shè)置引腳、引腳1和引腳8之間的電阻，因此額外的電阻可能會(huì)帶來(lái)錯(cuò)誤的目標(biāo)增益。由于INA的增益設(shè)置引腳連接到INA中的反饋部分，額外的電容可能會(huì)導(dǎo)致穩(wěn)定性問(wèn)題。因此，確保連接增益設(shè)置電阻的線(xiàn)路盡可能短。
然后，可能需要改進(jìn)緩沖電路參考引腳的位置。參考引腳緩沖電路遠(yuǎn)離參考引腳，這可能會(huì)增加參考引腳的電阻，導(dǎo)致噪聲或其他信號(hào)耦合到線(xiàn)路中。參考引腳上的額外電阻可能會(huì)降低大多數(shù)INA提供的高共模抑制比 (CMRR)。因此，參考引腳緩沖電路應(yīng)盡可能靠近INA參考引腳放置。
圖7顯示了糾正這三種錯(cuò)誤后的布局。
在圖7中，可以看到R1和R2到分流電阻器的線(xiàn)長(zhǎng)相同，并且使用了開(kāi)爾文連接。INA引腳的增益設(shè)置電阻盡可能短，基準(zhǔn)緩沖電路盡可能靠近基準(zhǔn)引腳。
如果您想在未來(lái)為INA布置PCB，請(qǐng)務(wù)必遵循以下指南：
1、確保輸入端所有線(xiàn)路完全平衡；
2. 減少線(xiàn)路長(zhǎng)度并最小化增益設(shè)置引腳上的電容；
3. 將參考緩沖電路布置在盡可能靠近INA參考引腳的位置；
4、去耦電容盡量靠近電源引腳布置；
5. 至少覆蓋一層實(shí)心地平面；
6.不要為了電子元件使用絲印而犧牲良好的布局 ；
7. 遵循本文第一部分中提到的準(zhǔn)則。